x86/intel: Expose MSR_ARCH_CAPS to dom0
authorAndrew Cooper <andrew.cooper3@citrix.com>
Fri, 11 Sep 2020 12:09:56 +0000 (14:09 +0200)
committerJan Beulich <jbeulich@suse.com>
Fri, 11 Sep 2020 12:09:56 +0000 (14:09 +0200)
commit369e7a35bf651ce46778ff5598428b31c78924b7
tree68069ccf85e2ced1c04ccf46adac8c763d514fb2
parent98aa6ea75152115297ad26aed6c1c5f8d202bdba
x86/intel: Expose MSR_ARCH_CAPS to dom0

The overhead of (the lack of) MDS_NO alone has been measured at 30% on some
workloads.  While we're not in a position yet to offer MSR_ARCH_CAPS generally
to guests, dom0 doesn't migrate, so we can pass a subset of hardware values
straight through.

This will cause PVH dom0's not to use KPTI by default, and all dom0's not to
use VERW flushing by default, and to use eIBRS in preference to retpoline on
recent Intel CPUs.

Signed-off-by: Andrew Cooper <andrew.cooper3@citrix.com>
Reviewed-by: Jan Beulich <jbeulich@suse.com>
master commit: e46474278a0e87e2b32ad5dd5fc20e8d2cb0688b
master date: 2020-08-31 13:43:26 +0100
xen/arch/x86/cpuid.c
xen/arch/x86/msr.c