xen/arm: Ignore write to GICD_ISACTIVERn registers (vgic-v2)
authorMirela Simonovic <mirela.simonovic@aggios.com>
Fri, 1 Jun 2018 13:17:42 +0000 (15:17 +0200)
committerJulien Grall <julien.grall@arm.com>
Tue, 5 Jun 2018 18:07:24 +0000 (19:07 +0100)
commit25f9e80201f3688e0c4d5c4e43e4b6143b441c52
tree43b38e7fb0219bfe3b15672e10e242e6e6d9c673
parent87f1b7632c0270bf6bcee575d7af981345917669
xen/arm: Ignore write to GICD_ISACTIVERn registers (vgic-v2)

Guests attempt to write into these registers on resume (for example Linux).
Without this patch a data abort exception will be raised to the guest.
This patch handles the write access by ignoring it, but only if the value
to be written is zero. This should be fine because reading these registers
is already handled as 'read as zero'.

Signed-off-by: Mirela Simonovic <mirela.simonovic@aggios.com>
Reviewed-by: Julien Grall <julien.grall@arm.com>
xen/arch/arm/vgic-v2.c