x86/vioapic: issue EOI to dpci when switching pin to edge trigger mode
authorRoger Pau Monné <roger.pau@citrix.com>
Thu, 1 Apr 2021 14:42:54 +0000 (16:42 +0200)
committerJan Beulich <jbeulich@suse.com>
Thu, 1 Apr 2021 14:42:54 +0000 (16:42 +0200)
commit0dc28066e9f0339ad8f4aea233cc5912139c5f79
tree91359d652a0a9a0141632f7ed636d8cb5350ef41
parent6f59dc12962be61ef84774d0630bdb7c1050851f
x86/vioapic: issue EOI to dpci when switching pin to edge trigger mode

When an IO-APIC pin is switched from level to edge trigger mode the
IRR bit is cleared, so it can be used as a way to EOI an interrupt at
the IO-APIC level.

Such EOI however does not get forwarded to the dpci code like it's
done for the local APIC initiated EOI. This change adds the code in
order to notify dpci of such EOI, so that dpci and the interrupt
controller are in sync.

Signed-off-by: Roger Pau Monné <roger.pau@citrix.com>
Reviewed-by: Jan Beulich <jbeulich@suse.com>
xen/arch/x86/hvm/vioapic.c